## (19) 日本国特許庁 (JP)

①特許出願公開

## ⑫ 公開特許公報 (A)

昭58—130608

⑤Int. Cl.³
H 03 F 3/38

識別記号

庁内整理番号 6832-5 J **33公開 昭和58年(1983)8月4日** 

発明の数 1 審査請求 未請求

(全 7 頁)

### 64チョッパ増幅回路

②特 願 昭57-11676

②出 願 昭57(1982)1月29日

⑫発 明 者 大西誠

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

仍発 明 者 新名慎一

小平市上水本町1479番地日立マイクロコンピュータエンジニア リング株式会社内 @発 明 者 三友勇

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5 番1号

⑪出 願 人 日立マイクロコンピユータエン

ジニアリング株式会社 小平市上水本町1479番地

個代 理 人 弁理士 薄田利幸

#### 明 細 書

発明の名称 チョッパ増報回路 券許請求の範囲

1. アナログ信号派と、入出力端子間に希還コン デンサを有する演算増幅器と、上記アナログ信 号源と上記演算増幅器を結合し、コンデンサ及 び上記コンデンサを充放電するため一定周期で 開閉するヌイッチで構成された入力回路と、上 記演算増幅器の出力をとり出すスイッチとコン デンサで構成された出力回路とからなる増幅回 路において、上記入力回路が、上記入力回路の コンデンサに上記アナログ信号を一定周期で交 互に極性を反転して充電し、かつ上配充電され た電荷を上記資算増報器の帰還コンデンサを介 して放電するスイッチを有して構成され、上配 出力回路のコンデンサ及びスイッチが上記入力 回路における交互に振性を反転して加えられた 信号を同極性で出力されるように構成されたと とを特徴とするチョッパ増幅回路。

2. 第1項において、上配入力回路が第1及び第

2 入力端子と入力コンデシサと上配第 1 入力端 子と上記入力コンデンサの第1端子とを接続す る第1ヌイッチと、上記第1入力端子と上記入 カコンデンサの第2端子とを接続する第2スイ ッチと、上記第2入力端子と上記入力コンデン サの第1端子とを接続する第3スイツチと、上 記算2入力端子と上記入力コンデンサの第2端 子とを接続する第4スイッチと、上記入力コン デンサの第1 端子と演算増編器の負極性入力端 子とを接続する第5 スイッチと、上配入力コン デンサの第2端子を地気に接続する第6スイツ チ、及び上記各スイツチの開閉を第1期間に上 紀焦1及び篤4のスイッチのみを閉じ、第2期 間に上記館5及び第6のスイッチのみを閉じ、 第3期間に上記第2及び第3のスイッチのみを 閉じ、第4期間に上記第5及び第6のスイッチ のみ閉じ、上配第1ないし第4期間を周期的に くり返すスイッチ駆動信号原を具備して構成さ れたチョッパ増幅回路。

3. 第2項記載において、上記入力回路の第2入

持開昭58-130608(2)

力端子及びコンデンサの第2端子が接地され、 第4のスイツチが除去されたととを特徴とする チョッパ増幅回路。

- 5. 第1、第2、または第3項配載において、上 配出力回路は上配資範算増編器の出力増子と第 3出力コンデンサの第1増子との間に接続され、 上配第2期間の分開じられる第9スイッチと、 上配演算増編器の出力増子と第4出力コンデン

本発明はチョッパ増編回路、特にCMOS技術を使用したスイッチドキャパシタ及び演算増編器を組合せて構成されるチョッパ増幅回路に係る。

CMOSIC技術の発達によつてアナログ優域に も、CMOSLSIが応用されて来た。特にスイッ チとコンデンサを組合せた、いわゆるスイッチド

キャパシタ(SWITCHED CAPACITOR) 技術はアナログCMOSLSIの応用範囲を拡大した。

スイツチドキヤパシタ技術を使用した、スイッチドキヤパシタ回路は、入力信号源と演算増幅なりの入力端の間に一定の周期で充電、放電を行器のうためのスイッチドキャパシタと上配演算増幅シッチントがは、ためでは、大力信号を扱り場合と、カー・クロ部をCMO8で作る場合と、カー・クロ部をCMO8で作る場合とは、大力信号を扱り場合と、カー・クロ部となる。とのまりたがパイポーラで構成した場合、オフセットがパイポーラで構成した場合となった。大きに、微弱な大きく同題となる。というの演算増幅器のオフセットの影響

チョッパ増編回路は、信号電圧を高層波パルス で高速に極性反転しながら増幅し、出力において 極性を再び反転してもとの信号を得るもので、信

を除く技術として、チョッパ増幅回路が知られて

号はチョッピング周波数で変調されて高域に移され、出力でもとの周波数に復調されるので増幅器から発生する直流オフセットや低周波維音の影響を取り除くことができる。

CMOSLSI技術でもスイッチ、増編器は容易 K実現できるので、これらを用いてチョッパ増編 器をCMOSLSI技術で作ることができ、近年で は、P.R. Gray等の報告もある。(参考文献; P.R. Gray etal Some Practical Aspects of Switched Capacitor Pilter Design ISCASSI P. P419 ~422)

しかしながら、上配従来のチョッパ増編器は没 実情が、 実情が、 なれるスイッチドキャパシタ回路では、演算増編 器に上述のようなチョッパ増編器を使用しても、 オフセットの補償のための十分な対策とならない。 スイッチドキャパシタ回路では増編度を決定した り、フィルタ等を構成する場合、演算増編器の入 力側にコンデンサとスイッチを組合せたスイッチ

特開昭58-130608(3)

ドキャパシタが設けられるが、上記スイッチやMOSトランジスタから発生するリーク電旋が、上記コンデンサに充電され、信号の中に含まれるため、チョッパ機能を持つ増幅器を使用しても、増幅器自体のオフセットを除去し得ても、上記スイッチドキャパンタに生ずるオフセットまでも除くことはできない。

したがつて、本発明の目的はスイッチドキャパ シタと増編器とを組合せたスイッチドキャパシタ 回路のオフセット、1/【雑音を小さくするチョ ッパ増編回路を実現するととである。

本発明は上記目的を達成するため、入力信号派と増幅器がスイッチドキャパシタを含む入力回路を介して結合される増幅回路において、上記スイッチドキャパシタと上記信号派との間に一定周期で上記スイッチドキャパシタに加える信号の極性を反転するスイッチ回路を設け、かつ増幅器の出力回路のスイッチが上記スイッチ回路の駆動信号に対応して駆動されるように構成したものである。

サが並列に接続されている。ある期間はスイッチ SWA及びSWCがオンし、スイッチSWBがオ フとなり、コンデンサ1に入力アナログ信号の Viaを充電し、コンデンサ2の電荷を放電する。 次の期間にスイッチSWA及びSWCをオフし、 スイッチSWBをオンし、コンデンサ1の電荷を コンデンサ2に移す。この動作をくり返す。

アナログ信号源からの入力電圧を Via 、出力電圧を Via 、出力電圧を Via 、コンデンサ1,2の容量値をそれぞれ Ci,C,とすると、演算増幅器の反転入力端子 A の電位は仮想接地点なるため、コンデンサ1に 流れ込んだ電流はすべてコンデンサ2 に流れ込むので、コンデンサ1,2 に書積される電荷は、

$$V_{\bullet\bullet\bullet} = \frac{C_{\bullet}}{C_{\bullet}} \cdot V_{\bullet\bullet} \qquad \cdots (1)$$

となり、コンデンサの比で増幅度が決まる。

とのような回路において、演算増幅器のオフセットに対しては、上述の如く、演算増幅器の入部

上配構成化よれば、詳しくは後述する如く、スイッチ回路のリーク電流化基づくオフセットや1 /「雑音が除去される。又、スイッチドキャパッ タに必要とされるスイッチの駆動とチョッパとし て信号の極性切換スイッチが共用できるため回路 が比較的簡単な構成で実現できる利点を有する。

本発明はCMOSLSI回路に適用した場合に特に効果が大きいが、本発明の原理一般のスイッチドキャパシタ回路においても同様に効果を得るものである。

以下、図面を用いて本発明を詳細に説明する。 第1図は本発明の目的効果をより明確にするためにいわゆるスイッチドキャパシタ回路で構成した従来の増幅回路の構成を示す。一回図において、入力アナログ信号源 Viaは一定の周期で開閉で開スイッチをWA、8WB、コンデンサ1からなるスイッチドキャパシタ回路の入力回路(点線で包む)を介して演算増幅器の出力増子と上記反転入力増合され、演算増幅器の出力増子と上記反転入力増子にはリセットスイッチ8WCと帰還コンデン

に交互に入力信号の極性を変えるスイッチを設け 出力何で、同極性になるようにスイッチ回路を設 け、すなわちチョッパ増幅器とすれば良いが、そ れのみでは十分なオフセット対策とならないこと が分つた。スイッチをCMOS技術で構成した場 合等スイッチがオフとなつた場合数少電流が、ス イッチがオフの状態でもコンデンサに濡れ込み、 との濡れ込みによるオフセットを除くことができ ない。これは入り信号が数弱なとき信号のS/N が極めて悪くする。

本発明は、上記スイッチドキャパシタ回路からなる入力回路チョッパの機能を兼持させるととによつて、上記問題を解決したもので、新たなスイッチ回路を設ける必要がないので回路構成も簡単になる。

入力回路ならび演算増幅器で発生するオフセット電圧をVossとすると、出力電圧Vossは

$$V_{\bullet\bullet\bullet} = \frac{C_1}{C_2} \cdot (V_{\bullet\bullet} + V_{\bullet,i\bullet}) \qquad \cdots (2)$$

となる。

持開昭58-130608 (4)

との入力検算オフセット電圧 Votaを消去するために、コンデンサ1の充電を高速に反転してからスイッチ S W B を介して増幅器 3 に結合し、出力端で極性を反転してないときの出力と極性反転したときの出力の差をとればよい。すなわち、反転しないとき

$$V_{****} = \frac{C_1}{C_2} \cdot (V_{1*} + V_{***}) \cdots (3)$$

反転したとき

$$V_{\text{ext}_2} = \frac{C_1}{C_2} \cdot (-V_{1x} + V_{eff})$$
 ...(4)

となるから、

$$V_{\bullet \bullet \bullet} = V_{\bullet \bullet \bullet \bullet} - V_{\bullet \bullet \bullet \bullet} = 2 \cdot \frac{C_1}{C_2} \cdot V_{\bullet \bullet} \qquad \dots (5)$$

となつて、入力回路及び帰還コンデンサ2を含め たオフセット電圧は消去される。

第2回は、本発明によるチョッパ増幅回路の一 実施例の回路図で同図において、1,2,4はス イッチドキャパシタで、8W1~8W13はスイ

され、同時にもixによりスイッチ8W7を閉じてコンデンサ2の電荷を放電し、また同時にもixによりスイッチ8W10及び8W13を閉じて、コンデンサ3の出力電圧Veetを出力する。期間Teのとき、もxeによりスイッチ8W5及び8W6を閉じてコンデンサ1の電荷をコンデンサ2に移動させ、同時にも。によりスイッチ8W9及び8W11を閉じてコンデンサ3に、期間Txのときとは極性が反転されて出力電圧を充電する。とのときのB点の出力Veetxに

$$\mathbf{V}_{\bullet\bullet\bullet\bullet} = -\frac{\mathbf{C}_1}{\mathbf{C}_2} \left( -\mathbf{V}_{\bullet\bullet} - \mathbf{V}_{\bullet\bullet\bullet} \right) \qquad \cdots (7)$$

となる。とのときに、スイッチ 8 W 1 0 及び 8 W 1 3 を閉じてコンデンサ 3 K 保持された電圧V...。 は、次の期間下, K 出力される。

以上の説明では、チョッパ周期1周期分の動作を説明したが、例えば第4図(4)のような入力が加えられた場合には、チョッパ増幅回路の各部の波形は第4図に示すようになる。B点の出力は期間Tェ及びT。のときの今衰われ、第4図(4)のよう

ッチで、3 は演算増幅器、Via は入力電圧、Viii は入力換算オフセット電圧である。各スイッチは 第3 図に示する。~4。。4 is 、4 is のパルスで 開閉される。(高レベルでスイッチが閉じられ、 低レベルでスイッチが開くものとする。)

期間T:のとき、す」によりスイッチSW1、及びSW4が閉じて入力電圧Viaがコンデンサ1に充電され、同時にすiiによりスイッチSW7を閉じてコンデンサ2の電荷を放電する。期間T。のとき、入力信号側は切離され、SW7は開きすiiによりスイッチSW5及びスイッチSW6を閉じてコンデンサ1の電荷をコンデンサ2に移動させ、同時にす。によりスイッチSW8及びSW12を閉じて、コンデンサに出力電圧を充電する。とのときのB点の出力Viaiiは、

$$V_{***_1} = -\frac{C_1}{C_2} (V_{i*} - V_{*i*}) \cdots (6)$$

となる。期間T。のとき、き。によりスイッチ8 W 2 及び S W 3 を閉じて、入力電圧 Vi。が期間Ti のときとは極性が反転されてコンデンサ 2 に充電

になる。また、 Voor期間 T . 及び T 。 のときのみ表われ、第 4 図(c)のようになり、 これは第 4 図(d) に示すように、信号成分とオフセット電圧がチョッパ作用でチョッパ周波数成分に変調された成分とになる。

以上述べたように、オフセット電圧 Voriはチョッパ増幅回路で一定周期で反転され、チョッパ間 放数に等しい成分に変調されるので、これを低敏 通過フィルタで取り除けばオフセット電圧は消去され、出力にオフセット成分は扱われない。

第5図は本発明によるチョッパ増無回路の他の実施例の回路図である。同図において入力信号源Viaから演算増幅器3までの構成は第2図の実施例と同じである。出力部が演算増幅器3の出力増とコンデンサ5、スイッチ8W15と回路出力増Viaが直列に接続され、上記スイッチ8W15の入出力増とアース間にそれぞれスイッチ8W14及びコンデンサ6が並列に接続されている。スイッチ駆動のタイミング信号は第3図と同じである。

期間T」のとき、4」により、スインチ8W1

時開昭58-130608(5)

及びSW4が閉じて入力電圧 Vio がコンデンサ1 に充電され、同時に fio によりスイッチSW7が閉じてコンデンサ2 の電荷を放電する。期間 Tio のとき、 fio により、スイッチSW5及びSW6が閉じてコンデンサ1 の電荷をコンデンサ2 に移動させ、同時に fio によりスイッチSW1 4 が閉じてコンデンサ4 に出力電圧を充電する。とのときの C 点の電圧 Vooring

$$V_{\bullet\bullet\bullet} = -\frac{C_1}{C_2} (V_{1\bullet} - V_{\bullet 11}) \cdots (10)$$

となり、またコンデンサ4にたまる電荷Q; は、 Q: = C4 V...; ... (11)

となる。期間T。のとき、 f。によりスイッチ 8 W 2及び 8 W 3 が閉じて入力電圧 Via を期間 Ti のときとは反転させてコンデンサ 1 に充電させ、 同時に fiaによりスイッチ 8 W 7 が閉じてコンデ ンサ 2 の電荷を放電する。期間 Ta のとき、fia によりスイッチ 8 W 5 及び 8 W 6 が閉じてコンデ ンサ 1 の電荷をコンデンサ 2 に移動させ、同時に faによりスイッチ 8 W 1 5 が閉じて、コンデン

フセット電圧 Vortは、チョッパ作用により消去される。実際には、出力回路のコンデンサ 5 (Co)及び 6 (Co)、スイッチ 8 W 1 4 及び 8 W 1 5 でも、オフセットが発生するが、増幅回路の増幅度では、・ 2 Co + Co を大きくとれば、信号振幅に対して無視できる。また、出力回路のスイッチ 8 W 1 4 及び 8 W 1 5 の開閉パルス 6 。及び 6 。をそれぞれ逆に与えると、上述の説明から容易にわかるように、出力には入力と逆極性の電圧が得られる。また、本実施例では 1 チョッパ 周期に かいて、期間 T 。のときの出力と期間 T 。のときの出力と明間 T 。のときのに出力を加算して出力しているので、チョッパ 周波数 に等しい 周波数成分は出力に要われない。

本発明によるチョッパ増幅回路のさらに他の実施例を第6図に示す。

回図では、出力回路のみを示し、第2図及び第5図に示した実施例の出力回路に替えて用いるととができる。第6図において、SW16~SW20はスイッチで、7及び8はそれぞれ容量値(Ca,C,)の等しいコンデンサである。各スイ

$$V_{\bullet \bullet \bullet \bullet} = -\frac{C_1}{C_2} (-V_{1\bullet} - V_{\bullet \bullet \bullet}) \quad \cdots \quad (12)$$

となり、またコンデンサ 5 化たまる電荷は、 $Q_1$  がコンデンサ 4 及び 5 と化分割される電荷  $Q_1$  と、 $V_{*****}$  により 5 化たまる電荷  $Q_1$  の和であり、それぞれ

$$Q'_{1} = \frac{-C_{1}}{C_{4} + C_{1}} \cdot Q_{1} \qquad ... (13)$$

$$Q_{2} = \frac{C_{4} \cdot C_{3}}{C_{4} + C_{1}} V..._{2} \cdots (14)$$

となる。以上の (10) ~ (14)式より、出力電圧Voss は、

$$V_{***} = \frac{Q'_{1} + Q_{2}}{C_{4}}$$

$$= \frac{C_{1}}{C_{2}} \cdot \frac{2 C_{4}}{C_{4} + C_{4}} \cdot V_{1*} \quad \cdots (15)$$

となる。

以上説明したように、増幅器3の入力増換算オ

ッチを駆動するタイミングパルスも第3図と同じものを用いる。入力回路と帰還回路の動作も第2図及び第5図と同じである。出力回路の動作は、期間で、のとき、パルスタ。によりスイッチ8級16及び8W19が閉じてコンデンサ7に増編スタムの出力電圧を充電する。期間で、のとき、パルスタックをである。期間で、のとき、パルスタックをである。期間で、カナリスイッチ8級17が開じてコンデーをである。期間で、カナリスイッチ8級18級15のとき、パルスタックによりスイッチ8級18級15のとき、パルスタックによりスイッチ8級18級15のとき、パルスタックによりスイッチ8級18級15のとき、が開じて、カナリカ電圧を逆便性に加算して出力端子に出力する。第6図の出力電圧V・・・・は、(5)式と同様に、

$$V_{\bullet\bullet\bullet} = 2 \frac{C_1}{C_2} V_{\bullet\bullet}$$

となる。との回路では増幅器3の出力電圧は分割されないので、最終出力ではアンプの出力の2倍の提幅が取出せるが、コンデンサ7と8の2個のコンデンサを必要とし、これらのコンデンサ化容

持開昭58-130608(6)

量差があると、出力回路から発生するオフセットが大きくなる欠点があるが、LSI化するような場合には、コンデンサの相対精度は高いので、あまり問題にはならない。

本発明によるさらに他の実施例を第7図に示す。 同図では、入力回路のみを示し、第2図及び第5 図に示した実施例の入力回路に替えて用いること ができる。本実施例は、入力信号が不平衡電圧の ときに用いることができる。第7図において、ス イッチ8W21~8W25はスイッチで、9はコ ンデンサ(容量値 C。 )である。各スイツチを収 動するタイミングパルスも第3図と同じものを用 いる。帰還回路と出力回路の動作も第2図及び第 5 図と同じである。入力回路の動作は、期間 T; のとき、パルスも, によりスイッチSW21及び S W 2 5 が閉じて入力電圧 V₁ m がコンデンサ 9 KC 充電される。期間T。のとき、パルスす。により スイッチ8W22及び8W23が閉じて、入力電 圧 Via が期間 Ti のときとは反転されてコンデン サ9に充電される。期間T。及びT。のとき、パ


明の他の実施例の出力回路図、第7図は本発明の 他の実施例の入力回路図である。


1, 2, 4~9…コンデンサ、3…演算増編器、 SW1~SW24…スイツテ、Viem入力電圧、 Verem入力換算オフセット電圧、Veetem出力電圧、 Ø1~64, Ø11, Ø14, MIXイツテ駆動パルス。 ルス \* \*\* によりスイッチ 8 W 2 4 及び 8 W 2 5 が 閉じて、コンデンサ 9 の電荷が増幅器に入力され る。本実施例では、第 2 図及び第 5 図の入力回路 と比較してスイッチが 1 個省略できる利点を有す る。

上述の如く本発明のチョッパ増幅回路によれば、スイツチドキャパシタ技術によりチョッパ増幅回路を構成できるので、CMOSLSIプロセスで問題となるオフセット電圧や1/「維音を着しく少なくすることができ、安定な直旋増幅器、低周波フイルタ等が実現できる。また特殊な部品や高特度プロセスを必要としないので、経済的で、かつ現在のCMOSLSIプロセスにより実現可能である。

#### 図面の簡単な説明

第1図はオフセット説明のための演算増幅回路 図、第2図は本発明の実施例の回路図、第3図は 上記第2図のスイッチのタイミングパルス図、第 4図は第2図の回路にかける入出力波形図、第5 図は本発明の他の実施例の回路図、第6図は本発





# 排開昭58-130608(7)

